我正在尝试使用 VHDL 实现一个 7 段计数器。
计数器从 0 开始，并将整数值递增到最大值 9999。
该值被传递给一个应该将数字“拆分”为数字的块，以便我可以将它们显示在多路复用的 7 段上......
我已经使用多种方法（例如中断）在 PIC 上完成了此操作……但现在我正尝试在 FPGA（确切地说是 Xilinx Spartan 3E 入门板）上执行此操作，我在实现我写的代码时注意到我既不能使用除法也不能使用模数，因为它们无法实现......
编辑：我知道我可以单独映射 0..9999 的值，但那是遥不可及的。
当然还有另一种方法，但我想不出。
任何有关解决方法的提示将不胜感激！