1

我是 Tetramax Newby，我正在尝试测量由 modelsim 生成的故障覆盖加载功能测试向量。我按照以下过程生成 modelsim 测试向量：

vsim work.TbTop
view wave
wave create -pattern none -portmode out -language vhdl -range 15 0 //tbtop/outport
restart TbTop.vhd
vcd dumpports -file alwcpuSimDump.vcd /TbTop/alwcpu66/*
run 1000
quit -sim

然后我使用以下命令在 tetramax 中加载这样的 VCD

set patterns external ./externalFaults/alwcpuSimDump.vcd -insensitive -strobe rising clock -strobe offset 180 ns

出现的第一个错误是指示不同文件中大写和小写的位置（通过使用 -insensitive 解决）。第二个问题是在打包 VCD 时无法识别 std_logic_vector。

这是我得到的错误：

缺少定义（没有这样的端口“adr_o[15]”）。(V4-1)

但在 VCD 中，端口如下所示：

$var port 1 <0 clk_i $end
$var port 1 <1 rst_i $end
$var port 1 <2 cyc_o $end
$var port 1 <3 stb_o $end
$var port 1 <4 sel_o $end
$var port 1 <5 we_o $end
$var port 1 <6 ack_i $end
$var port [15:0] <7 adr_o $end
$var port [15:0] <8 dat_o $end
$var port [15:0] <9 dat_i $end

以及它存在于网表中，如下所示：

entity cpu is
   port( CLK_I, RST_I : in std_logic;  CYC_O, STB_O, SEL_O, WE_O : out 
         std_logic;  ACK_I : in std_logic;  ADR_O, DAT_O : out std_logic_vector
         (15 downto 0);  DAT_I : in std_logic_vector (15 downto 0));
end cpu;

有没有人遇到过这样的问题？关于为什么会发生这种情况或如何解决它的任何想法？

干杯，

4

0 回答 0