假设我们有一个 32 位宽的内存总线连接到网络交换机中的共享内存。现在我想让数据包的存储最大化并行。我在每个输入端口后放置了一个 DMA,因此在一个数据包完全存储之前,交换机控制器不会被阻塞。假设每个输入端口的一个数据包为 8 位。那么是否可以将内存总线分解为4个8位的子内存总线,以使每个DMA可以将一个8位宽的数据包并行引导到相应的内存地址(暂时忽略冲突)?
很抱歉提出这样一个奇怪的问题,并且不太了解计算机的组织和架构。
假设我们有一个 32 位宽的内存总线连接到网络交换机中的共享内存。现在我想让数据包的存储最大化并行。我在每个输入端口后放置了一个 DMA,因此在一个数据包完全存储之前,交换机控制器不会被阻塞。假设每个输入端口的一个数据包为 8 位。那么是否可以将内存总线分解为4个8位的子内存总线,以使每个DMA可以将一个8位宽的数据包并行引导到相应的内存地址(暂时忽略冲突)?
很抱歉提出这样一个奇怪的问题,并且不太了解计算机的组织和架构。