annotations - 如何从 Firrtl 发出带有注释的Verilog

Question

我是 Chisel/Firrtl 的新手，但我觉得它很有趣！我正在寻找一个示例，说明如何从 chisel3 通过 firrtl 获取一些注释（例如单热信号）到 Verilog 中，可以将其添加为注释。