chisel - 存储到 Rocket Chip Core 的 L1 Dcache 时的响应信号

Question

如果我在 L1 Dcache 中执行存储，Rocket Chip 内核会产生相应的有效信号还是仅用于加载信号？因为对于加载信号，您正在请求某些东西，并且您得到了一些响应，而对于存储，您只需要检查内存接口是否准备好并发出信号。（我说的是io.mem.resp领域）

Answer 1

我想出了答案。简而言之，在执行存储操作时，它只是一个现成有效的接口。