我想编写可以使用 yosys(首选)或使用 Synplify 的 Lattice Radiant 工具链(例如来自 Lattice 的加密 IP 需要)合成的 verilog。
大多数像 PLL 这样的硬单元在这两种工具之间都有不同的名称。
是否有一个verilog库允许一个人选择一个综合工具,例如一个'define?
问问题
107 次
1 回答
0
不幸的是,开源 iCE40 流程是在 Radiant 存在之前开发的。所以使用了原始的 iCEcube 原始库(它仍然是 UltraPlus 之前的设备的唯一选择)。作为参考,这记录在http://www.latticesemi.com/~/media/LatticeSemi/Documents/TechnicalBriefs/SBTICETechnologyLibrary201608.pdf - imo 是 Lattice 未能提供与他们自己的库的向后兼容性的错误。 .
于 2019-10-25T08:13:51.943 回答