rocket-chip - 使用 CONFIG=DefaultSmallConfig 合成“module Rocket”

Question

我正在尝试使用 DefaultSmallConfig 生成的 verilog 为 22nm 技术合成火箭核心（1 个没有缓存的核心）。即使在 200Mhz (5ns) 时，我也看到时序违规（巨大的负松弛 -250ns），但已发表的文献说它已经实现了高达 1Ghz 的时序。我想知道我在合成步骤中哪里出错了。

任何指针都会对解决问题有很大帮助。谢谢。

Answer 1

我不确定你在合成什么，

如果您正在为 fpga 合成它；这可能是不可能的。选择较小的架构，例如。没有二级缓存的微型内核，即使对于微型内核，超大规模 FPGA 也很难达到 250 ns。