system-verilog - 如何显示来自 Modelsim / Synopsys 模拟器的 Verilog 力列表？

Question

对于 ncsim https://community.cadence.com/cadence_technology_forums/f/functional-verification/17382/ncsim-how-to-display-list-of-verilog-force-from-inside-verilog-testbench。

如何跟踪 Verilog 强制列表，是否有任何基于模拟器/语言的摘要？

Answer 1

对于 Synopsys/vcs-mx 使用-force_list限定符：

1. -force_list编译时使用

2. 然后-force_list <filename>在运行测试时使用。

有关详细信息，请参阅 vcs-mx 用户指南。