1

我正在编写一个应用程序,以便使用 SystemC 库来模拟硬件系统。我的问题是处理sc_logic类型。考虑一个简单的模块

SC_MODULE(MyModule) {
   sc_in_clk clk;
   sc_out<sc_logic> outsig;
   void main_process();
   SC_CTOR(MyModule) {
      SC_METHOD(main_process);
      sensitive << clk;
   }
};

考虑流程的实现:

void MyModule::main_process() {
   this->outsig.write(SC_LOGIC_1);
}

好的。问题:outsig总是'0'并且永远不会改变它的值。我在我的模拟中写了很多信号,但这个问题只发生在端口中的sc_logic值上。sc_out

有谁能够帮我?

4

1 回答 1

0

sensitive << clk before SC_METHOD放在构造函数中。

于 2011-07-07T14:06:30.873 回答