verilog - .vcd 和 .saif 文件

Question

我正在使用 vivado 2017.1，我的目的是计算 FIR 滤波器的功耗。我在 xilinx ISE 中使用 verilog 进行编码，并在 vivado 中导入这些文件。我在测试台中使用这些命令生成了 .vcd 和 .saif 文件。

    initial begin
    $dumpfile("test.vcd");
    $dumpvars(1, testbench_FIR.uut);
    end

我的问题是，如何为此目的同时使用 .vcd 和 .saif 文件。我知道这两者之间的区别。我可以在电源报告的“切换”选项卡中上传 .saif 文件，但我找不到可以上传 .vcd 文件的任何其他地方。我看过很多教程，也阅读了 vivado 套装指南。难道我做错了什么？功率报告是否只需要 .saif 文件？一份文件说他们的 FIR 滤波器的动态功率为 0.727W，但对于相同的代码和相同的滤波器设计，我的动态功耗为 25.09W。请帮忙。

Answer 1

.vcd 和 .saif 可以互换使用，对于功耗估计，不需要同时提供两者。不知道为什么参考设计和您的设计之间存在如此大的差异，两者的 RTL 代码是否相同？你确定两者都在同一个 fMAX 上运行吗？非常重要的是仔细检查 .vcd/.saif 在工具读取时覆盖了 100% 的切换活动，但猜测您已经知道了。

我建议向 xilinx ISE 开票，并与他们的代表讨论此事。