我的 VHDL 代码存在非常简单的问题。我已经定义了以下代码:
type irf_array is array(0 to 1) of integer;
signal index : std_logic;
....
index := input(5);
out := irf_array(index);
在尝试编译这个简单的代码片段时,我收到以下错误:
Error: array index type mismatch [6.4]
所以我想知道是否有人知道如何使用 std_logic 值作为数组的输入。
非常感谢!