system-verilog - 可以使用 nettype 在 System Verilog 中定义结构吗？

Question

可以nettype用来在 SystemVerilog 语言中定义结构吗？

我在定义上失败了，有人可以告诉我吗？

Answer 1

Anettype不能用作 a 的成员struct。只有其他数据类型可以用作结构成员。Anettype是一种可以具有数据类型的信号，包括 a struct，但 anettype本身不是数据类型。