comparison - 有人有关于 VHDL 与 Verilog 使用的定量数据吗？

Question

VHDL 和 Verilog 的用途相同，但大多数工程师偏爱两种语言中的一种。我想知道谁喜欢哪种语言。

关于 Verilog 和 VHDL 之间的分离有许多神话和常识。（ASIC / FPGA，欧洲/美国，商业/国防等）如果你四处打听，人们会一遍又一遍地告诉你同样的事情，但我想看看这些神话是否基于现实。

所以我的问题是：任何人都可以提供定量数据来源，表明谁使用 VHDL 和谁使用 Verilog？同样，我在寻找数字，而不是直觉和一般迹象。

Answer 1

VHDL 和 Verilog 都是相当新的和相当专业的语言。这两个特征使得他们的定性数据很难获得。另一方面，我们可以利用这些特性来发挥我们的优势。我们可以尝试根据可用参考的数量来推断这些语言的流行程度。

Amazon.com 图书列表（按主题）

VHDL        315
Verilog     132

Google 趋势：Verilog（红色）与 VHDL（蓝色） - 来源

通过这些数字（而且只有这些数字），VHDL 似乎比 Verilog 更广泛地使用。但是，没有关于每个市场份额的详细信息。

Answer 2

我在一家总部位于硅谷的大型上市硬件设计公司工作。我们曾经使用 VHDL，但在 2002 年（ish）改用 verilog。

2008 年左右，我们切换到系统 verilog。据我了解，大多数非军事/非政府承包公司使用系统verilog，而军事/政府承包实体现在使用VHDL..但不要引用我的话......

这是你要求的吗？如果是这样，系统verilog +1 :)

Answer 3

我从事 ASIC 和 FPGA 设计/验证工程师已有 17 年，从事过 VHDL 和 verilog 项目。我曾在一些使用 VHDL 的知名公司（英特尔、高通、洛克希德、雷神）工作过。但是，我所见过的所有 IP 都在 verilog 中，不管它值多少钱。此外，从我有限的工作面试和经验样本来看，在我职业生涯的大部分时间里，VHDL 和 Verilog 之间的分配相当平均。

我的看法是，直到 2000 年代中期，VHDL 和 Verilog 还是相当不错的，当时 Verilog 演变为 System Verilog，而 VHDL 保持相当静态，除了微小的变化。过去，VHDL 有更多的不可综合的语言特性来帮助验证，而不是老式的 verilog。借助 System Verilog，VHDL 在该领域的优势领域实现了跨越式发展，并且从未以自身的发展做出回应，因此我（有趣地）看到了向 SV 的迁移并远离 VHDL。

Answer 4

在德州仪器，Verilog 更受欢迎。我的经验是，设计人员通常可以使用他们喜欢的任何一种，并且大多数人都同意 Verilog 更易于使用并且代码比等效的 VHDL 更短（事实）。只需检查任何同时包含两者的教科书，您就可以看到代码长度的差异。

Answer 5

我对这件事没有数字，也没有任何直觉。我会给你一些关于 VHDL 的事实。

[1] SystemVerilog 将 Verilog-HDL 增强到与 VHDL 的现有功能相当（STD. 1076-2002）。

[2] VHDL 2008 (STD. 1076-2008)：有没有人使用过最新的标准。请使用它，然后与 Verilog (STD. 1364-2005) 进行比较。

[3] SystemVerilog 通过添加丰富的用户定义类型系统扩展了 Verilog-HDL，并添加了强类型功能，尤其是在用户定义类型领域。...然而，VHDL 中类型检查的强度仍然超过了 SystemVerilog。...强类型的缺点是性能；即编译和模拟（仅在启用运行时检查时）很慢。考虑到项目的投资量（我们公司的推理）时，编译速度慢不是问题。

我认为 VHDL 是一种“安全”语言，而 Verilog 是一种让您快速编写模型的“快速”语言。我工作的公司更喜欢安全而不是速度；所以我们主要在我们的设计流程中使用 VHDL。

还要检查新的 OS-VVM（开源 VHDL 验证方法）开发。