vhdl - 为什么 Modelsim 10 不编译旧代码？

Question

我最近刚刚升级到 Modelsim 10，当我重新编译所有代码时，37 个代码中只有 30 个被编译。那些不会编译的有一个常见的错误

No feasible entries for infix operator "&"

我只是简单地包含了 std_logic 的包，将位更改为 std_logics，它神奇地解决了第一次重新编译时的问题（对我来说很少见）。我的问题是为什么新编译器（如果它甚至是新编译器）不接受位和无符号（N 下降到 0）。强制HDL编码器使用更多抽象是某种新标准吗？我看到了一个类似的问题，它解决了我的问题，但我想知道为什么编译突然不同。

Answer 1

会不会是您的新 ModelSim 使用了不同的默认设置（例如-2008，而不是-87）？

Answer 2

要设置旧版本的 VHDL，您应该在文件 modelsim.ini 中更改它（它有各种参数）：

[vcom]
; VHDL93 variable selects language version as the default. 
; Default is VHDL-2002.
; Value of 0 or 1987 for VHDL-1987.
; Value of 1 or 1993 for VHDL-1993.
; Default or value of 2 or 2002 for VHDL-2002.
; Value of 3 or 2008 for VHDL-2008
VHDL93 = ????