verilog - 假设（）不适用于初始语句

Question

对于https://i.imgur.com/NCUjYmr.png，为什么信号“重置”最初不假定为“1”？任何人都知道为什么假设不起作用？

Answer 1

我找到了解决方案。我处于时间归纳中，它从不是系统初始状态的状态开始。因此，信号“reset”最初不假定为“1”

Answer 2

假设仅在形式验证环境中作为假设起作用。但在基于模拟的验证中，它们仅作为一个assert语句起作用。

根据 LRM：

立即假设语句指定其表达式被假定为成立。例如，直接假设语句可以与形式验证工具一起使用，以指定限制验证计算的设计输入的假设。当以这种方式使用时，它们指定了设计环境的预期行为，而不是设计本身的行为。在模拟中，立即假设可能表现为立即断言，以验证环境是否按照假设运行。模拟工具应提供以这种方式检查立即假设语句的能力。

因此，在您的设计中，它实际上不会是assume值，但它会检查是否给出了正确的值。