vhdl - 将向量端口映射到VHDL中的std_in？

Question

我有一个包含大约 30 个输入的组件，并且我有一个相同数量的向量。我想沿线端口映射组件

component port map(vector(0), vector(1), .... ,vector(31));

有没有比写出向量中的每个插槽更快的方法？

谢谢

Answer 1

我相信您必须至少枚举向量中的每个插槽一次。如果您在多个地方执行此操作，您可以为现有组件创建一个包装器，以便它接受一个向量，然后直接将向量分配给包装器。然后你只需要枚举一次向量元素（在包装器中）。

我还使用自定义类型和转换函数来允许“更漂亮”的代码。您可以创建自定义聚合类型并在逻辑上使用它们（即：memory.addr、memory.data、memory.wr）并将它们[un]捆绑（to|from）一个带有函数的standard_logic_vector（这样你就可以将它们绑定到一个标准例如 register 或 FIFO 接口），但你没有提到你正在使用什么样的约束。