verilog - 如何将FPGA项目中verilog编写的组件导入PCB项目中的原理图

Question

我有一个 FPGA 项目，里面有一个用 Verilog 编写的模块，我想在 PCB 项目中使用它，我该怎么办？

Answer 1

通常你必须在一个包中准备你的 IP（verilog 代码）。在 Quartus 和 Vivado 中，您都有特殊的接口可以做到这一点。

请参阅 Vivado 的 Xapp1168：

https://www.xilinx.com/support/documentation/application_notes/xapp1168-axi-ip-integrator.pdf