sse - Do the Airmont cores on Knight's Landing Xeon Phi's support SIMD instructions?

Question

According to the source of the Wikipedia page on the Knight's Landing chip, it has Airmont cores. According to this page, those cores support SSE4.2 instructions, that is, SIMD instructions on SIMD registers. Is that really the case? If so, what's the actual maximum width of, say, arithmetic instructions on these Airmont cores? (In terms of total width of the register, or width of a lane or element within the register x number of lanes).

Answer 1

每个内核都有两个向量单元，除了 512 位 AVX-512，还支持所有 SSE 变体（当然是 128 位），同样支持 AVX/AVX2（256 位）。

512 位 ZMM 寄存器可用作 256 位 AVX (YMM) 寄存器或 128 位 SSE (XMM) 寄存器。如果您想使用 8 位或 16 位矢量元素做任何事情，但您仅限于 SSE/AVX2，因为缺少 AVX-512BW 支持。