system-verilog - 我如何知道在使用 Modelsim 或 Questasim 时定义了哪些 Systemverilog 宏？

Question

我正在使用 Questasim 10.4c 来模拟 Systemverilog 设计，该设计在很多地方使用了 `ifdef 编译器指令。例子：

`ifdef FOR_SIMULATION_ONLY
<code>
`endif

编译后，我还没有找到任何方法让 Questasim 能够明确告诉我 FOR_SIMULATION_ONLY 是否已定义。我仔细阅读了用户指南和命令参考手册，发现最接近的是将 -E 选项放在我所有的 vlog 编译语句中，然后检查创建的文件以查看是否定义了 FOR_SIMULATION_ONLY。但是，Questasim 可以告诉我，它是否是在无需使用 vlog -E 方法的情况下定义的？

Answer 1

没有开关可以做到这一点。你可以放入

`ifdef FOR_SIMULATION_ONLY
  $info("FOR_SIMULATION_ONLY defined");
`endif

并在详细说明时收到消息。