tcl - 从 SystemVerilog 测试台调用 questa sim 命令

Question

我想从我的 SystemVerilog 测试台调用 questa sim 命令，例如 add wave、add list、write list

task add_files_to_list();
add wave -position insertpoint  sim:/top/clk

add list sim:/top/clk 

write list -window .main_pane.list.interior.cs.body /home/simulation/top/example.lst

endtask

但是当我从系统verilog执行时，上述操作不起作用，我必须从工具手动执行。有什么办法吗？或者我可以从我的系统verilog代码中调用一个tcl脚本。

谢谢

Answer 1

 mti_fli::mti_Cmd("command")

见/examples/systemverilog/dpi/cpackages/test.sv