loops - 进程内的冗余循环（VHDL）？

Question

我正在上一门大学课程来学习使用 VHDL 进行数字设计，前几天我在读这本书时遇到了以下代码：

architecture abstract of computer_system is
    ...

    cpu : process is
        variable instr_reg : word;
        variable PC : natural;
        ...
    begin
        loop
            address <= PC;
            mem_read <= '1';
            wait until mem_ready;
            ...
        end loop;
    end process cpu;
end architecture abstract;

现在，正如我所理解的那样，一旦进程到达其最后一条语句，它将返回并执行第一wait条语句（当然，前提是最后一条语句不是 a ）。并且目的loop ... end loop;是无限重复中间代码。那么在这种情况下，这不会使循环变得多余吗？它是否添加了该过程尚未表现出的任何额外行为？

Answer 1

据我所知，您就在现场，无需在其中设置循环。