verilog - 如何在 Verilog Pro 中编写基本触发器？

Question

我尝试在 Verilog Pro 中使用 NAND 门编写基本触发器，但我得到的波形不正确。请看看它有什么问题。

//design module
module rstt(s,r,q,qbar);
input r,s;
output q,qbar;
nand n1(q,r,qbar);
nand n2(qbar,s,q);
endmodule

//stimulus module 
module test;
reg r,s;
wire q,qbar;
initial begin
r=1'b1;
s=1'b0;
#25 r=1'b0;
  s=1'b1;
#25 r=1'b1;
  s=1'b1;
#100 $finish;
end
endmodule

Answer 1

您没有在rstt模块内实例化您的test模块。这意味着模块内的电线 (q和qbar)test是未驱动的。这就是为什么它们保持直线而不是切换的原因。根据 IEEE Verilog 标准，未驱动的wire将默认为1'bz.

尝试这样的事情：

//design module
module rstt(s,r,q,qbar);
input r,s;
output q,qbar;
nand n1(q,r,qbar);
nand n2(qbar,s,q);
endmodule

//stimulus module 
module test;
reg r,s;
wire q,qbar;

rstt i0 (
    .s    (s),
    .r    (r),
    .q    (q),
    .qbar (qbar)
);

initial begin
r=1'b1;
s=1'b0;
#25 r=1'b0;
  s=1'b1;
#25 r=1'b1;
  s=1'b1;
#100 $finish;
end
endmodule

请注意，您的问题并非特定于任何模拟器。