chisel - 有意的组合循环

Question

我正在设计一些可重新配置的逻辑，就其性质而言，可以配置为创建一个亚稳态组合电路。Chisel 可以很好地编译我的电路，但在运行开始时阻止了我，因为检测到了组合循环的潜力。

Chisel 将其标记为错误是非常好的和合适的！由于电路的组合特性是有意的，我现在需要关闭错误，以便继续测试电路在一系列有效配置上的行为。我怎样才能做到这一点？

提前感谢您在此问题上提供的帮助。

Answer 1

我从 gitHub 的错误数据库中的一条评论中发现，有一个命令行选项：--noCombLoop。我将尝试此选项并报告。感谢 dogngyukim 在 gitHub 上提到这一点。