yosys - 使用带有额外时钟端口的 iopadmap

Question

出于某种原因，我想将设计中的一些 IO 端口映射到单元。iopadmap 提供了一个很好的方法来做到这一点。我用了

iopadmap -inpad IBUF O -widthparam WIDTH -nameparam NAME [my selection rule]

但是，当我之后使用其他工具进行时序分析时，它不会分析这些路径，因为它们既不是 IO 也不受时钟约束。

我目前的想法是将时钟添加到单元格中，使它们就像常规寄存器一样。所以我添加了另一个端口CLK，IBUF但是如何将全局时钟连接到它？我有多个IBUF细胞，所以像

connect -port t:IBUF CLK top_clock

不起作用。

Answer 1

通常的方法是将 IO 单元建模为具有输入和输出的“通过”单元。使用类似下面的东西来创建这样的单元格：

iopadmap -inpad IBUF O:I -widthparam WIDTH -nameparam NAME [your selection rule]

但是，如果您真的想将时钟信号路由到您的 IO 单元，则必须为此编写一个小的自定义通道。