36

在浏览了一些基础文档后，我的理解是，基地址寄存器是可以通过 PCIe IP 访问的地址空间。PCIe IP 可以在基地址寄存器中传输数据，也可以将接收到的数据写入其中。

我对吗？还是遗漏了什么？

4

4 回答 4

32

Linux内核观点

学习一些东西的一个好方法是与之交互，所以让我们使用 Linux 内核来实现它。

这是 QEMU 模拟设备上的最小 PCI 示例：https ://github.com/cirosantilli/linux-kernel-module-cheat/blob/366b1c1af269f56d6a7e6464f2862ba2bc368062/kernel_module/pci.c

PCI 配置的前 64 个字节被标准化为：

在此处输入图像描述

图片来自 LDD3。

所以我们可以看到有 6 个 BAR。然后wiki 页面显示每个 BAR 的内容：

在此处输入图像描述

然而，区域宽度需要一个神奇的写入：如何确定 PCI / PCIe BAR 大小？

该内存由 PCI 设备设置，并向内核提供信息。

每个 BAR 对应于一个地址范围，该地址范围用作与 PCI 设备的单独通信通道。

每个区域的长度由硬件定义，并通过配置寄存器与软件通信。

除了长度之外，每个区域还具有更多的硬件定义属性，尤其是内存类型：

  • IORESOURCE_IO: 必须使用inXand访问outX
  • IORESOURCE_MEM: 必须使用ioreadXand访问iowriteX

几个 Linux 内核 PCI 函数将BAR用作参数来识别要使用的通信通道，例如：

mmio = pci_iomap(pdev, BAR, pci_resource_len(pdev, BAR));
pci_resource_flags(dev, BAR);
pci_resource_start(pdev, BAR);
pci_resource_end(pdev, BAR);

通过查看 QEMU 设备源代码，我们看到 QEMU 设备注册了这些区域：

memory_region_init_io(&edu->mmio, OBJECT(edu), &edu_mmio_ops, edu,
                "edu-mmio", 1 << 20);
pci_register_bar(pdev, 0, PCI_BASE_ADDRESS_SPACE_MEMORY, &edu->mmio);

很明显，BAR 的属性是硬件定义的，例如 BAR 编号0，具有类型 memory PCI_BASE_ADDRESS_SPACE_MEMORY，并且存储区域是 1MiB 长1 << 20。

另见：http ://wiki.osdev.org/PCI#Base_Address_Registers当然。

于 2017-06-23T08:26:42.907 回答
17

我认为这是一个非常基本的问题，我建议阅读：

基地址寄存器 (BAR) 用于：
- 指定设备要映射到主存储器的内存量，以及
- 在设备枚举之后，它保存映射内存块开始的（基）地址。

一个设备最多可以有六个 32 位 BAR，或者将两个 BAR 组合成一个 64 位 BAR。

于 2015-05-13T12:17:32.637 回答
9

BAR 是从内存开始的设备地址记录。

root@Ubuntu:~$ lspci -s 00:04.0 -x
00:04.0 USB controller: Intel Corporation 82801DB/DBM (ICH4/ICH4-M) USB2 EHCI Controller (rev 10)
00: 86 80 cd 24 06 00 00 00 10 20 03 0c 10 00 00 00
10: 00 10 02 f3 00 00 00 00 00 00 00 00 00 00 00 00
20: 00 00 00 00 00 00 00 00 00 00 00 00 f4 1a 00 11
30: 00 00 00 00 00 00 00 00 00 00 00 00 05 04 00 00

root@Ubuntu:~$ lspci -s 00:04.0 -v
00:04.0 USB controller: Intel Corporation 82801DB/DBM (ICH4/ICH4-M) USB2 EHCI Controller (rev 10) (prog-if 20 [EHCI])
        Subsystem: Red Hat, Inc QEMU Virtual Machine
        Physical Slot: 4
        Flags: bus master, fast devsel, latency 0, IRQ 35
        Memory at f3021000 (32-bit, non-prefetchable) [size=4K]
        Kernel driver in use: ehci-pci
root@Ubuntu:~$ grep  00:04.0 /proc/iomem
  f3021000-f3021fff : 0000:00:04.0

0xfff 等于 4095，即 4K。内存从 0xf3021000 开始是 CPU 看到的这个 USB 设备。此地址在 BIOS 期间初始化，在此示例中位于 BAR0。为什么是 BAR0？

在此之前，需要了解 PCI 规范，尤其是下面的 type 0 和 type 1：

在此处输入图像描述

在此处输入图像描述

请注意，标头类型都在 0x0c 第三个字段中定义，这就是 BAR 的不同之处。在这个例子中，它是 00，这意味着它是类型 0。因此 BAR0 存储地址，即00 10 02 f3。

有人可能想知道为什么这不完全是f3021000，这是因为 lspci 与 Little Endian 一起使用。什么是字节序？可能需要阅读《格列佛游记》。

BAR0一般有三种状态，未初始化，全1，写地址。我们现在处于第三个，因为设备已经初始化。Bit 11 ~ 4 在未初始化状态下设置为 0；Bit 3 设为 0 时表示 NP，设为 1 时表示 P；Bit 2~1 设置为 00 时为 32 位，设置为 10 时为 64 位；Bit 0 设置为 0 时表示内存请求，设置为 1 时表示 IO 请求。

0xf3021000
====>>>>
11110011000000100001000000000000

由此，我们可以知道这个设备是 32 位的，不可预取的，内存请求。未初始化的地址是 32 ~ 12，因为 2 ^ 12 = 4K。

有关更多设备和供应商，可以通过https://pcilookup.com/找到

于 2019-09-28T10:04:12.917 回答
1

粗略地说，根复合体（也称为主机）充当“经销商”并在称为枚举的过程中与每个端点设备进行对话，其中每个设备都有自己的一组配置寄存器。它使用配置空间而不是普通的内存空间来进行这种访问。pci 设备的内存空间不存在，直到 bar 寄存器设置并由根复合体映射。使用配置空间，根复合体在每个 PCI 设备中顺序写入所有 1 的 bar 寄存器，并读回它们以确定分配给每个设备的 bar 地址空间的大小。如果根复合体在位 4 上方的低位中看到零，这意味着这些是可寻址空间，然后它会选择一个物理内存地址并将其分配给 bar 寄存器中的非零位...

对于具有 32 位条的 PCIe 设备，配置空间具有以下 32 位 DWORD：

    UInt32 PCIEBAR32_0, PCIEBAR32_1, PCIEBAR32_2, 
       PCIEBAR32_3, PCIEBAR32_4, PCIEBAR32_5;
    bool cond32_0 = (PCIeBAR32_0 & 0x7) == 0x00);
    bool cond32_1 = (PCIeBAR32_1 & 0x7) == 0x00);
    bool cond32_2 = (PCIeBAR32_2 & 0x7) == 0x00);
    bool cond32_3 = (PCIeBAR32_3 & 0x7) == 0x00);
    bool cond32_4 = (PCIeBAR32_4 & 0x7) == 0x00);
    bool cond32_5 = (PCIeBAR32_5 & 0x7) == 0x00);

对于具有 64 位条的 PCIe 设备，两个相邻的 32 位 DWORD 被连接起来形成一个 64 位条：

    UInt64 PCIEBAR64_0, PCIEBAR64_1, PCIEBAR64_2;
    bool cond64_0 = (PCIEBAR32_0 & 0x7) == 0x4);
    bool cond64_1 = (PCIEBAR32_2 & 0x7) == 0x4);
    bool cond64_2 = (PCIEBAR32_4 & 0x7) == 0x4);
    if (!(cond64_0 && cond64_1 && cond64_2)) {
        Console.Writeline("Whoops, we don't have 3 adjacent 64-bit bars");
        return -1;
    }
    PCIEBAR64_0 =  (UInt64)PCIEBAR32_1<<32 | (UInt64)PCIEBAR32_0; 
    PCIEBAR64_1 =  (UInt64)PCIEBAR32_3<<32 | (UInt64)PCIEBAR32_2; 
    PCIEBAR64_2 =  (UInt64)PCIEBAR32_5<<32 | (UInt64)PCIEBAR32_4; 
    //note that since lower 4-bits of Least significant 
    //bar indicate its a 64-bit bar, this means the 
    //next adjacent 32-bit bar doesn't knockout
    //the bottom 4-bits of the bar. so that it can be concatenated.

不太确定混合了 32 位和 64 位条的系统会发生什么...也许您需要按从 0 到 5 的顺序检查条以查找未对齐的情况...

于 2021-01-05T19:50:17.717 回答