97

我有以下生成文件，用于构建我正在处理的程序（实际上是内核）。它从头开始，我正在学习这个过程，所以它并不完美，但我认为它在这一点上已经足够强大，足以满足我编写 makefile 的经验水平。

AS  =   nasm
CC  =   gcc
LD  =   ld

TARGET      =   core
BUILD       =   build
SOURCES     =   source
INCLUDE     =   include
ASM         =   assembly

VPATH = $(SOURCES)

CFLAGS  =   -Wall -O -fstrength-reduce -fomit-frame-pointer -finline-functions \
            -nostdinc -fno-builtin -I $(INCLUDE)
ASFLAGS =   -f elf

#CFILES     =   core.c consoleio.c system.c
CFILES      =   $(foreach dir,$(SOURCES),$(notdir $(wildcard $(dir)/*.c)))
SFILES      =   assembly/start.asm

SOBJS   =   $(SFILES:.asm=.o)
COBJS   =   $(CFILES:.c=.o)
OBJS    =   $(SOBJS) $(COBJS)

build : $(TARGET).img

$(TARGET).img : $(TARGET).elf
    c:/python26/python.exe concat.py stage1 stage2 pad.bin core.elf floppy.img

$(TARGET).elf : $(OBJS)
    $(LD) -T link.ld -o $@ $^

$(SOBJS) : $(SFILES)
    $(AS) $(ASFLAGS) $< -o $@

%.o: %.c
    @echo Compiling $<...
    $(CC) $(CFLAGS) -c -o $@ $<

#Clean Script - Should clear out all .o files everywhere and all that.
clean:
    -del *.img
    -del *.o
    -del assembly\*.o
    -del core.elf

我对这个 makefile 的主要问题是，当我修改一个或多个 C 文件包含的头文件时，不会重新构建 C 文件。我可以通过让我的所有头文件成为我所有 C 文件的依赖项来很容易地解决这个问题，但这会在我更改/添加头文件时有效地导致项目的完全重建，这不会很优雅。

我想要的只是重建包含我更改的头文件的 C 文件，并重新链接整个项目。我可以通过使所有头文件成为目标的依赖项来进行链接，但我无法弄清楚当它们包含的头文件较新时如何使 C 文件失效。

我听说 GCC 有一些命令可以使这成为可能（因此 makefile 可以以某种方式找出需要重建哪些文件）但我无法找到一个实际的实现示例来查看。有人可以发布一个可以在生成文件中启用此行为的解决方案吗？

编辑：我应该澄清一下，我熟悉将单个目标放入并让每个 target.o 都需要头文件的概念。这要求我每次在某处包含头文件时都编辑makefile，这有点痛苦。我正在寻找一种可以自行派生头文件依赖项的解决方案，我相当肯定我在其他项目中看到过。

4

9 回答 9

33

正如本网站其他地方已经指出的那样，请参阅此页面： 自动依赖生成

简而言之，gcc 可以自动为您创建 .d 依赖文件，这些文件是包含您编译的 .c 文件的依赖项的迷你 makefile 片段。每次更改 .c 文件并对其进行编译时，都会更新 .d 文件。

除了将 -M 标志添加到 gcc 之外，您还需要在 makefile 中包含 .d 文件（就像 Chris 上面写的那样）。页面中有一些更复杂的问题可以使用 sed 解决，但您可以忽略它们并执行“make clean”以清除 .d 文件，只要 make 抱怨无法构建不再存在的头文件.

于 2009-03-09T13:47:57.710 回答
21

您可以像其他人所说的那样添加一个“makedepend”命令，但为什么不让 gcc 同时创建依赖项和编译：

DEPS := $(COBJS:.o=.d)

-include $(DEPS)

%.o: %.c
    $(CC) -c $(CFLAGS) -MM -MF $(patsubst %.o,%.d,$@) -o $@ $<

“-MF”参数指定一个文件来存储依赖关系。

'-include' 开头的破折号告诉Make 在.d 文件不存在时继续（例如在第一次编译时）。

请注意，gcc 中似乎存在关于 -o 选项的错误。如果您将对象文件名设置为 sayobj/_file__c.o则生成的_file_.d仍将包含_file_.o，而不是obj/_file_c.o.

于 2010-03-23T16:20:28.033 回答
17

这相当于Chris Dodd 的 answer，但使用了不同的命名约定（巧合的是不需要sed魔法。从后来的副本中复制。

如果您使用的是 GNU 编译器，编译器可以为您组装一个依赖项列表。生成文件片段：

depend: .depend

.depend: $(SOURCES)
        rm -f ./.depend
        $(CC) $(CFLAGS) -MM $^>>./.depend;

include .depend

还有那个工具makedepend，但我从来没有像它那样喜欢它gcc -MM

于 2010-03-07T00:42:18.583 回答
8

您必须为每个 C 文件创建单独的目标，然后将头文件列为依赖项。您仍然可以使用您的通用目标，然后只需放置.h依赖项，如下所示：

%.o: %.c
        @echo Compiling $<...
        $(CC) $(CFLAGS) -c -o $@ $<

foo.c: bar.h
# And so on...
于 2008-11-18T00:59:40.060 回答
4

基本上，您需要动态创建 makefile 规则以在头文件更改时重建目标文件。如果你使用 gcc 和 gnumake，这相当容易；只需输入以下内容：

$(OBJDIR)/%.d: %.c
        $(CC) -MM -MG $(CPPFLAGS) $< | sed -e 's,^\([^:]*\)\.o[ ]*:,$(@D)/\1.o $(@D)/\1.d:,' >$@

ifneq ($(MAKECMDGOALS),clean)
include $(SRCS:%.c=$(OBJDIR)/%.d)
endif

在你的makefile中。

于 2008-11-18T01:08:36.343 回答
3

除了@mipadi 所说的之外，您还可以探索使用 ' -M' 选项来生成依赖项记录。您甚至可以将它们生成到一个单独的文件（可能是“depend.mk”）中，然后将其包含在 makefile 中。或者你可以找到一个' make depend'规则来编辑具有正确依赖关系的makefile（谷歌术语：“不要删除这一行”并依赖）。

于 2008-11-18T01:06:17.240 回答
3

更简单的解决方案：只需使用 Makefile 让 .c 到 .o 编译规则依赖于头文件以及项目中相关的任何其他内容作为依赖项。

例如，在 Makefile 某处：

DEPENDENCIES=mydefs.h yourdefs.h Makefile GameOfThrones.S07E01.mkv

::: (your other Makefile statements like rules 
:::  for constructing executables or libraries)

# Compile any .c to the corresponding .o file:
%.o: %.c $(DEPENDENCIES)
        $(CC) $(CFLAGS) -c -o $@ $<
于 2016-09-02T15:59:40.710 回答
1

没有一个答案对我有用。例如 Martin Fido 的回答表明 gcc 可以创建依赖文件，但是当我尝试它为我生成空（零字节）目标文件时，没有任何警告或错误。这可能是一个 gcc 错误。我在

$ gcc --version gcc (GCC) 4.4.7 20120313 (Red Hat 4.4.7-16)

所以这是我完整的 Makefile 适合我；它是解决方案+其他任何人都没有提到的东西的组合（例如“后缀替换规则”指定为.cc.o:)：

CC = g++
CFLAGS = -Wall -g -std=c++0x
INCLUDES = -I./includes/

# LFLAGS = -L../lib
# LIBS = -lmylib -lm

# List of all source files
SRCS = main.cc cache.cc

# Object files defined from source files
OBJS = $(SRCS:.cc=.o)

# # define the executable file 
MAIN = cache_test

#List of non-file based targets:
.PHONY: depend clean all

##  .DEFAULT_GOAL := all

# List of dependencies defined from list of object files
DEPS := $(OBJS:.o=.d)

all: $(MAIN)

-include $(DEPS)

$(MAIN): $(OBJS)
    $(CC) $(CFLAGS) $(INCLUDES) -o $(MAIN) $(OBJS) $(LFLAGS) $(LIBS)

#suffix replacement rule for building .o's from .cc's
#build dependency files first, second line actually compiles into .o
.cc.o:
    $(CC) $(CFLAGS) $(INCLUDES) -c -MM -MF $(patsubst %.o,%.d,$@) $<
    $(CC) $(CFLAGS) $(INCLUDES) -c -o $@ $<

clean:
    $(RM) *.o *~ $(MAIN) *.d

注意我使用了 .cc .. 上面的 Makefile 很容易针对 .c 文件进行调整。

还要注意这两行的重要性：

$(CC) $(CFLAGS) $(INCLUDES) -c -MM -MF $(patsubst %.o,%.d,$@) $<
$(CC) $(CFLAGS) $(INCLUDES) -c -o $@ $<

所以 gcc 被调用一次，首先构建一个依赖文件，然后实际编译一个 .cc 文件。对于每个源文件，依此类推。

于 2016-07-01T21:29:08.250 回答
-1

我相信mkdep命令就是你想要的。它实际上扫描 .c 文件中的#include行并为它们创建依赖关系树。我相信 Automake/Autoconf 项目默认使用这个。

于 2010-03-07T00:45:15.427 回答