verilog - Verlog 中的条件表达式

Question

我想知道VIVADO中的合成器如何理解verlig中的条件运算符。像这样的表达式： A = X ? Y : -Y 将包含任何乘数，因为第二个分支中有负号。它是否首先执行 (-1)*Y 的乘法运算，或者它根本不会在硬件中使用任何乘法器。

问候， 杰特

Answer 1

不，它不会使用任何乘数。您将获得以下结构：

如您所见，只使用了一个多路复用器和一个加法器（用于实现二进制补码）。