verilog - 编码算术右移模块

Question

我想使用数据流建模在 Verilog 中编写一个 16 位算术右移模块，而不使用 >>、>>> 等按位运算符。这可能吗？

Answer 1

assign word_out = {  {16{word_in[31]}} , word_in[31:16]  };

这是使用复制运算符 {{}} 将 word_in 的最高 16 位与 word_in 的最高 16 位连接起来。