testing - VHDL 测试平台真实示例

Question

我想我已经阅读了大部分专门用于用 VHDL 编写测试平台的章节、章节或全文的教科书。不过，我的印象是它们都没有显示真实的东西。说真的，如果这就是编写测试平台的全部内容，那么整个验证过程对我来说看起来有点不稳定。

是否有任何真实的、高质量的、工业级的测试平台 VHDL 代码可供研究？

PS：我刚读完《Writing Testbenches - Function Verification of HDL Models》，虽然是一本很棒的书，但我还是希望看到一些基于书中提出的方法论的真实代码示例。