synchronization - 在 SMP 系统的弱一致性模型中，Memory Barrier 指令是如何工作的（在实现方面）？

Question

我知道具有 PowerPC 汇编器机器和其他系统（如 Tilera）的系统采用弱存储排序，这不能保证内存操作按程序顺序对系统可见（内存排序问题）。因此，在这些类型的系统中，在同步情况下需要显式的内存屏障指令……但是如果这些类型的系统采用具有异步（无请求-应答实现）语义的存储操作，这怎么可能呢？

Answer 1

通常，Tilera 架构中的存储操作就像您所描述的那样“一劳永逸”。但是，当您在继续之前确实需要知道缓存是一致的时，提供了内存围栏指令。MF 指令使 CPU 等待，直到从共享您写入的缓存行的所有切片接收到确认。这涉及来自执行写入缓存行的主图块的图块的请求和响应消息，以及从主图块到共享该缓存线的任何其他图块的请求和响应消息。