header - SystemC 和 Verilog 之间的通用头文件

Question

我有一个使用 Verilog 和 C（准确地说是 SystemC）的应用程序。我想看看是否有一种方法可以拥有一个可以在整个应用程序中使用的通用头文件？

这样：

#define FOO 4

不必在另一个verilog文件中重复

`define FOO 4

Answer 1

一些模拟器允许您在编译期间从命令行定义宏并将定义传递给 SystemC 和 Verilog。检查您的模拟器手册，它应该看起来像它是否受支持+define+FOO=4。-defineall FOO=4

另一种方法是创建一个脚本来为您生成转换后的标头。这样你只维护一个文件。如果您还想在 SystemVerilog 和 SystemC 之间共享struct、typedef和，这种方法会更好。enum

Answer 2

我认为它们是不同的语言。普通文件很难直接使用。但是你可以有一个共同的源代码并使用脚本为你生成头文件。