assembly - 为什么后来的 ARM 指令集中没有条件执行指令？

Question

天真地，有条件执行的指令对我来说似乎是个好主意。

当我阅读更多关于 ARM（和类似 ARM）指令集（Thumb2、Unicore、AArch64）的信息时，我发现它们都缺少用于条件执行的位。

为什么每个都缺少条件执行？

条件执行在当时是一个错误，还是后续的更改使其成为昂贵的指令位浪费？

Answer 1

一般的说法是现代系统具有更好的分支预测器，并且编译器更先进，因此它们在指令编码空间上的成本是不合理的。

这是来自ARMv8 指令集概述

A64 指令集不包括谓词或条件执行的概念。基准测试表明，现代分支预测器工作得很好，以至于指令的预测执行并没有提供足够的好处来证明它对操作码空间的大量使用以及它在高级实现中的实现成本。

它还在继续

提供了一组非常小的“条件数据处理”指令。这些指令是无条件执行的，但使用条件标志作为指令的额外输入。该集合已被证明在条件分支预测不佳或效率低下的情况下是有益的。

另一篇题为ARM 处理器上更多寄存器的交易条件执行的论文声称：

...条件执行占用了宝贵的指令空间，因为条件被编码到每条 32 位 ARM 指令上的 4 位条件代码选择器中。此外，在现代嵌入式应用程序中，实际上只有一小部分指令被条件化，条件执行甚至可能不会导致现代嵌入式处理器的性能提升。

Answer 2

原因之一是因为指令编码。

在thumb中，您不能在紧凑的16 位空间中再挤4 位，而寄存器操作数的3 个高位甚至没有足够的空间，它们必须减少到只有8 个寄存器的子集。请注意，在thumb2中，您有一个单独的IT(E)指令，用于选择接下来 4 条指令的条件。但是，由于上述原因，您不能将条件存储在同一指令中。

与 32 位 ARM 相比， AArch64的寄存器数量翻了一番，但是对于新的 3 个高位寄存器，您没有任何剩余位。如果要使用旧编码，则必须从窄的 12 位立即数或 4 位条件“借用”。与 MIPS 等其他 RISC 架构相比，12 位已经太小了，减少数量会使一切变得更糟，因此删除条件是更好的选择。因为分支预测已经变得越来越先进，所以不会有太大问题。它还使实现乱序执行变得更容易，因为现在需要重命名和关心的事情减少了

Answer 3

说 ARMv8 中不存在条件执行有点误导。问题是要了解为什么您不想执行某些指令。也许在早期的 ARM 时代，指令的实际不执行很重要（对于电源或其他什么），但今天这个特性的意义在于它允许您避免小的愚蠢跳转的分支，例如像 a=(b> 这样的代码0?1:2)。这种事情比你想象的更常见 --- 从概念上讲，它是诸如 MAX/MIN 或 ABS 之类的东西（尽管对于某些 CPU，可能有执行这些特定任务的指令）。

在 ARMv8 中，虽然没有一般的条件执行指令，但有一些指令可以执行我所描述的特定任务，即允许您避免为短暂的哑跳转而进行分支；CSEL 是最明显的例子，尽管还有其他情况（例如条件的条件设置）来处理其他常见模式（在这种情况下，C 短路表达式评估的模式）。

恕我直言，ARM 在这里所做的是最有意义的。他们提取了在现代 CPU 上仍然有价值的条件执行特性（避免许多分支），同时更改了实现的细节以匹配现代 CPU 的微架构。

Answer 4

条件执行是实现许多辅助或位旋转例程的不错选择，例如排序、列表或树操作、数字到字符串的转换、sqrt 或长除法。我们可以在路由器中添加 UART 驱动程序并提取位域。那些分支与非分支的比率很高，而且不可预测性也很高。

但是，一旦超越了最低级别的服务（或通过使用更高级别的语言来增加抽象级别），代码看起来就完全不同了：不同条件分支内的代码块更多地包含移动数据和调用子例程。在这里，那些额外的 4 位的好处迅速消失。这不仅是个人发展，而且是文化：文化编程已经从非结构化（Basic、Fortran、Assembler）发展为结构化。在不同的指令集架构中也更好地支持不同的编程范例。

技术上的妥协可能是将五位“cond.S”字段压缩为四个或三个最常用的组合。

---

• 一篇关于配置文件引导模式选择的论文，为流行的 SA-110 thumb/ARM 编译例程提供功耗、周期时间、代码大小和指令计数基准。一些例程在 ARM 模式下效果更好，而另一些在 Thumb 模式下效果更好。它取决于算法，最终取决于代码/编译器。

Answer 5

在旧的 ARM v4 上，条件指令只有在它们最终被执行的可能性很高时才能节省时间，或者如果概率约为 50%，那么如果它们连续只有 2 到 4 条。如果它们没有被执行，那么必须通过它们来获取它们是在浪费周期，而不是使用分支来通过它们的开销。如果它们正在执行，则将获取分支但不执行。

一个小麻烦是，在调试时，在条件指令上放置一个中断总是会导致该指令中断，无论条件如何（除非我的公司没有一些非常智能的调试器）。

Answer 6

就像，mips 中的延迟槽是一个技巧（当时），arm 中的条件执行是一个技巧（当时），就像 pc 提前两条指令一样。现在他们有多大的影响？ARM 的分支预测器是否真的会产生如此大的差异，或者是他们需要在 32 位指令字中更多位的真正答案，并且像拇指一样，第一个也是最容易摆脱的是条件位。

做一些性能测试来看看分支预测器到底有多好或多好并不难，我在 arm11 上尝试了无条件分支，当然这是一个旧架构，但仍在广泛使用。很难让分支预测显示出任何改进，而且它在任何形式或形式上都无法与条件执行竞争。我没有在 cortex-a 家族的任何东西上重复这些经验。

Answer 7

“为什么没有条件执行的指令……”

维基百科关于“预测 - 缺点”的文章提供了一些信息：

“缺点
谓词的主要缺点是增加了编码空间。在典型的实现中，每条指令都为谓词保留一个位域，指定指令在什么条件下应该生效。当可用内存有限时，如在嵌入式设备上，这个空间成本可以是令人望而却步。但是，某些架构（例如 Thumb-2）能够避免此问题（见下文）。其他不利因素如下：

• 预测通过向关键路径添加逻辑级别使硬件复杂化，并可能降低时钟速度。
• 谓词块包括所有操作的循环，因此较短的路径可能需要更长的时间并受到惩罚。

当路径平衡或最长路径最常执行时，预测最有效，但在编译时确定这样的路径非常困难，即使存在分析信息也是如此。

...

在 ARM 架构中，原始的 32 位指令集提供了一种称为条件执行的功能，该功能允许大多数指令由 13 个谓词之一进行谓词，这些谓词基于前一条指令设置的四个条件代码的某种组合。ARM 的 Thumb 指令集 (1994) 放弃了条件执行以减少指令的大小，因此它们可以容纳在 16 位中，但它的继任者 Thumb-2 (2003) 通过使用除了提供之外没有任何作用的特殊指令克服了这个问题以下四个指令的谓词。ARMv8-A (2011) 中引入的 64 位指令集将条件执行替换为条件选择指令。”。

在Joseph A. Fisher、Paolo Faraboschi 和 Cliff Young 的“嵌入式计算：架构、编译器和工具的 VLIW 方法”中，第 172 页：

“... 完全预测使硬件、ISA 和编译器复杂化。与有利于更深的管道和更快的时钟的推测不同，预测为关键路径增加了逻辑级别并可能降低时钟速度。谓词操作数在所有情况下都使用宝贵的编码位指令，并且用谓词操作数绕过操作使转发逻辑相当复杂。谓词对非循环或“面向控制”的代码的好处一直是激烈的学术和商业辩论的主题，而关于谓词的好处是否证明了这一点尚无定论。支持完整预测的大量硬件成本。

完全断言和部分断言之间的争论更加微妙。完全谓词更具表现力，并允许编译器谓词包含任何操作组合的块。部分预测需要积极的推测并嵌入一些内在限制（例如，它不能预测包含调用操作的块）。在实现复杂性方面，如前所述，完全预测对指令编码和微体系结构的要求要高得多，而带有选择操作的部分预测非常适合大多数微体系结构和数据路径，并且对复杂性、面积或速度没有影响.

嵌入式域中的谓词 在
嵌入式域中，很难证明大量谓词寄存器的代码大小损失是合理的。完全谓词意味着“预先支付”理念，其中无论使用频率如何，都需要支付谓词机器的成本。例如，添加 6 个谓词位来处理 64 个谓词有助于将 IPF 编码推至 42 位每次操作——这种方法对于嵌入式处理器来说过于昂贵......”。

成本、TDP 和专利，甚至开发竞争产品所需的技术水平都会发挥作用。在这种情况下，这是从更新的编码技术中实现的成本效益，被认为需要的东西并没有真正使用，或者至少没有有效地使用（就其实施成本而言）。

正如在另一个答案中所解释的，ARM 手册几乎没有说明原因，比 RISC 手册所做的要少，这是 ARM 在“ARMv8 指令集概述”的第 8 页上所说的：

" 3 A64 概述
A64 指令集提供与 AArch32 或 ARMv7 中的 A32 和 T32 指令集类似的功能。但是，正如在 T32 指令集中添加 32 位指令使一些 ARM ISA 行为合理化一样，A64 指令集包括进一步的合理化。新指令集的亮点如下：

• ...

• 减少条件。更少的指令可以设置条件标志。只有条件分支和少数数据处理指令读取条件标志。没有提供条件或谓词执行，也没有等效的 T32 的 IT 指令（参见第 3.2 节）。

...

3.2 条件指令
A64 指令集不包括谓词或条件执行的概念。基准测试表明，现代分支预测器工作得很好，以至于指令的预测执行并没有提供足够的好处来证明它对操作码空间的大量使用以及它在高级实现中的实现成本。

提供了一组非常小的“条件数据处理”指令。这些指令是无条件执行的，但使用条件标志作为指令的额外输入。该集合已被证明在条件分支预测不佳或效率低下的情况下是有益的。

“4.3 条件代码”部分提供了更多信息，但它并没有说明如何做出决定。

RISC-V ISA（最近设计的一个不相关的 ISA）的设计者解释了（http://riscv.org/spec/riscv-spec-v2.0.pdf第 23 页）设计处理器的一些内容：

“条件分支被设计为包括两个寄存器之间的算术比较操作（在 PA-RISC、Xtensa 和 MIPS R6 中也是如此），而不是使用条件代码（x86、ARM、SPARC、PowerPC），或者只比较一个针对零注册（Alpha，MIPS）或两个仅用于相等的寄存器（MIPS）。这种设计的动机是观察到组合的比较和分支指令适合常规流水线，避免额外的条件代码状态或使用临时寄存器，并减少静态代码大小和动态指令获取流量。

...

条件移动和谓词指令都增加了乱序微架构的复杂性，如果谓词为假，则需要将目标架构寄存器的原始值复制到重命名的目标物理寄存器中，从而添加隐式的第三个源操作数。此外，使用预测而不是分支的静态编译时决策可能会导致编译器训练集中未包含的输入的性能降低，特别是考虑到不可预测的分支很少见，并且随着分支预测技术的改进而变得越来越少。

我们注意到，存在各种微架构技术来动态地将不可预测的短前向分支转换为内部预测代码，以避免在分支错误预测时刷新管道的成本 [6,10,9]，并且已经在商业处理器 [17] 中实现。

最简单的技术只是通过仅刷新分支影子中的指令而不是整个取指流水线，或者通过使用宽指令取指或空闲指令取指槽从两侧取指指令来减少从错误预测的短前向分支中恢复的代价。更复杂的无序核心技术在分支影子中的指令上添加内部谓词，内部谓词值由分支指令写入，允许分支和后续指令以推测性和无序方式执行其他代码 [17]。

[6]蒂莫西 H. 海尔和詹姆斯 E. 史密斯。选择性双路径执行。技术报告，威斯康星大学麦迪逊分校，1996 年 11 月。

[9]Hyesoon Kim、Onur Mutlu、Jared Stark 和 Yale N. Patt。Wish 分支：结合条件分支和谓词进行自适应谓词执行。在第 38 届年度 IEEE/ACM 微架构国际研讨会论文集上，MICRO 38，第 43-54 页，2005 年。

[10]A. Klauser、T. Austin、D. Grunwald 和 B. Calder。非谓词指令集架构的动态吊床谓词。在 1998 年并行架构和编译技术国际会议论文集上，PACT '98，华盛顿特区，美国，​​1998 年。

[17]Balaram Sinharoy、R. Kalla、WJ Starke、HQ Le、R. Cargnoni、JA Van Norstrand、BJ Ronchetti、J. Stuecheli、J. Leenstra、GL Guthrie、DQ Nguyen、B. Blaner、CF Marino、E. Retter 和P.威廉姆斯。IBM POWER7 多核服务器处理器。IBM 研发杂志，55(3):1-1，2011。

删除 64 位 ARM 上的谓词指令在每条指令的编码中释放了 4 位，这允许向每个寄存器字段添加一位，从而使寄存器数量增加一倍。

在我看来，在固定到 Fabric 的服务器处理器中省略 elison 功能是错误的，但需要进行权衡。这不是一个错误（拥有它，很好地实施），它很昂贵，这不是浪费（这些位很聪明，并且关心自己的事情）。条件是一个更容易/更好的选择。

它就像任何 CPU 扩展，或添加 GPU；如果你能熟练地使用你的工具，那么你就可以走了，否则就轻装上阵。

维基百科引用：“根据不同的基准，TSX 可以在特定工作负载中提供大约 40% 的应用程序执行速度，以及每秒 4-5 倍的数据库事务 (TPS)。”。

它是“昂贵的”（在某些情况下），但对于当前的编程风格很重要，或者更悲观的是，这是在综合基准测试中得分更高的一种手段。

有一天它会像乐高一样简单，你将能够要求“它”自行组装并完成你的任务；在那之前，处理器必须支持程序员（和编译器编写者）的懒惰——因此可以在 GPU 上运行的程序很少见（但我们已经到了那里）。

因此，删除被认为不需要或没有以具有成本效益和竞争力的方式实施的（伟大的）功能。

因此，目前 TSX 规则；但是 ARM CPU 的 Fabric 也需要花哨的线程。

网址参考：

AMD：https ://en.wikipedia.org/wiki/Advanced_Synchronization_Facility

英特尔：https ://en.wikipedia.org/wiki/Transactional_Synchronization_Extensions

.