system-verilog - 系统verilog - uvm - 依次等待pkt

Question

我在uvm的system-verilog中运行。我想在我的序列中发送一个请求并等待响应 pkt。我该怎么做？

谢谢你的帮助。

Answer 1

当您创建和随机化事务时，序列会向排序器发送请求。然后定序器将事务发送给驱动程序，驱动程序使用 put_response(rsp) 方法将响应发送回。在您的序列中，您可以使用 get_response(rsp) 方法，它是一个阻塞调用，并等待驱动程序发回响应。这在这里得到了很好的解释

Answer 2

这就是所谓的从属序列。您首先从序列发送一个虚拟请求，然后（通常来自驱动程序）将响应发送回序列，这实际上交换了请求/响应的含义。一个例子可以在这里找到。