simulation - Xilinx ISE Post 使用行为模块进行布局和布线仿真

Question

我已经创建了一个verilog 模块A，以及一个名为A_tb 的模块的测试平台。

测试台包含连接到测试台中 A 实例的其他模块 (B,C) 的实例。

我可以正确地为 A 生成后期合成时序，并希望使用测试台 A_tb 运行 PnR 后仿真。

在测试台上运行行为模拟可以工作，并产生正确的结果。

运行 PnR 后仿真会出现找不到模块 B、C 的错误。是否可以在行为上模拟这些模块，只是为了为 A 的 PnR 后时序模型生成刺激？

编辑：使用 XST 进行综合和 PnR 后时序，使用 isim 进行仿真。

Answer 1

在这两种情况下，您应该能够使用相同的 B/C 模块运行模拟。

对于有效的行为模拟，模块 A、B 和 C 是否都在同一个文件中？如果是这样，您应该将模块 B 和 C 拆分为与模块 A 分开的文件，然后将模块 B 和 C 加载到新文件中。