我正在使用 verilog 并需要在唯一块中编辑特定行,但不确定如何继续
文件.v
...
block1 block1(
.port1(port1),
.port2(port2),
);
block2 block2(
.(port2)(port2),
.(port3)(port3)
);
....
我需要以某种方式删除block1中port2的“,”。不修改block2。还有多个包含 port2 的块。
block1 block1(
.port1(port1),
.port2(port2)
);
我一直在尝试 awk 和 sed 行的范围,但没有获得成功修改文件的结果。非常感谢任何建议或解决方案