verilog - 在verilog中更改64位浮点数的符号？

Question

所以我在 Verilog 中使用 64 位浮点数进行综合，理想情况下我想做 -A*B，其中 A 和 B 是两个数字。我已经完成了 A*B，所以如果我只是将第一位的值 0 更改为 1 或 1 更改为 0 以使其代表 -A*B，现在可以吗？

有点像，

A[0]=~A[0]；

提前感谢您的任何建议。

Answer 1

是的！这里的所有都是它的。

请记住，否定0会给你-0。（它们是不同的浮点位模式。）这对您是否重要将取决于您的应用程序。