boolean-logic - 布尔门逻辑

Question

我有这个表达式，我相信我已经正确绘制了电路，但是我认为它的真值表是一个技巧问题。有 4 个输入，其中 2 个是 A，另外 2 个是 B 和 C。这是我绘制的内容：

这是我为真值表所做的。

Answer 1

您的逻辑表达式可以使用布尔代数来简化。

从给定的逻辑表达式开始：

(ab + ac)'

因素a：

(a(b + c))'

应用德摩根定律来否定合取：

a' + (b + c)'

应用德摩根定律来否定析取：

a' + b'c'

因此，输出为真：

• 任何时候a都是错误的，或者
• 何时b为假 ANDc为假

这是带有更正的真值表：

Answer 2

A 假，输出真（不管 B 和 C） B 和 C 假，输出真（不管 A） 你的真值表不正确。