在我的学术项目中，我需要使用 FIFO 处理一些数据。数据将以 156.25Mhz 的频率写入 FIFO，每次写入 66 位数据。在读取端，时钟频率为 644.53Mhz，每个时钟将读取 16 位数据。现在正在使用 2048 寄存器，数据将使用写入和读取指针处理。这适用于 100 万个写时钟周期，但之后会显示一些溢出。我的实施有什么问题？寄存器（FIFO）深度不够吗？有人请帮助...
提前致谢， ASIF
问问题
1636 次
在我的学术项目中，我需要使用 FIFO 处理一些数据。数据将以 156.25Mhz 的频率写入 FIFO，每次写入 66 位数据。在读取端，时钟频率为 644.53Mhz，每个时钟将读取 16 位数据。现在正在使用 2048 寄存器，数据将使用写入和读取指针处理。这适用于 100 万个写时钟周期，但之后会显示一些溢出。我的实施有什么问题？寄存器（FIFO）深度不够吗？有人请帮助...
提前致谢， ASIF