我是 vhdl 的新手,我正在尝试使用结构模型编译代码。我有一个简单的例子,如下所示:
ENTITY equiv IS
PORT (a, b : IN BIT;
c : OUT BIT);
END equiv;
ARCHITECTURE structure OF equiv IS
SIGNAL tmp : BIT;
COMPONENT xor2
PORT (x, y : IN BIT; z : OUT BIT);
END COMPONENT;
COMPONENT inv
PORT (x : IN BIT; z : OUT BIT);
END COMPONENT;
BEGIN
u0: xor2 PORT MAP (a, b, tmp);
u1: inv PORT MAP (tmp, c);
END structure;
当我尝试编译此代码时,我不断收到一条错误消息:
“选定范围内的未定义对象”
我也对代码如何确定 xor2 是 xor 感到困惑?这段代码的内部工作是什么?我尝试搜索,但找不到任何东西。我不想让我的基础知识正确。
提前致谢!