好的，这个问题听起来很简单，但我很惊讶。在 1 兆字节是巨大内存的古代，英特尔试图弄清楚如何使用 16 位访问 1 兆字节的内存。他们提出了使用段和偏移地址值来生成 20 位地址的想法。
现在，20 位给出 2^20 = 1,048,576 个可以寻址的位置。现在假设我们访问每个地址位置 1 个字节，我们得到 1,048,576/(1024*1024) = 2^20/2^20 兆字节 = 1 兆字节。好的了解了。
困惑来了，我们在古老的 8086 中有 16 位数据总线，一次可以访问 2 个字节而不是 1 个，这相当于 20 位地址能够访问总共 2 兆字节的数据，对吧？当数据总线为 2 字节宽时，为什么我们假设每个地址只存储 1 个字节？我在这里很困惑。
在试图理解这一点时，考虑总线是非常重要的。这可能更像是一个电气问题而不是软件问题，但答案如下：
对于 8086，从 ROM 读取时，不使用最低有效地址线 (A0)，将地址线的数量减少到 19 条。
如果 CPU 需要从奇数地址读取 16 位，例如 0x3 和 0x4 的字节，它实际上会执行两次 16 位读取：一次从 0x2 读取，一次从 0x4 读取，并丢弃字节 0x2 和 0x5。
对于 8 位 ROM 读取，总线上的读取仍然是 16 位，但不需要的字节被丢弃。
但是对于 RAM，有时只需要写入一个字节，这就有点复杂了。处理器上有一个额外的输出信号，称为 BHE#（总线高电平启用）。A0 和 BHE# 的组合用于确定写入是 8 位还是 16 位宽，以及它是在奇数地址还是偶数地址。
了解这两个信号是回答您问题的关键。尽可能简单地说：
8 位偶数访问：A0 OFF、BHE# OFF
8 位奇数访问：A0 ON，BHE# ON
16 位访问（必须是偶数）：A0 关闭，BHE# 开启
而且我们不能有一个 A0 ON 和 BHE# OFF 的总线周期，因为对总线偶数字节的奇数访问是没有意义的。
将此与您最初的理解联系起来：在存储设备的情况下，您是完全正确的。一个 1 兆字节的 16 位内存芯片实际上只有 19 条地址线，对于该芯片来说，16 位是一个字节，实际上，它们实际上没有 A0 地址输入。
... 几乎。16 位可写存储器设备有两个额外的信号（BHE# 和 BLE#），它们分别连接到 CPU 的 BHE# 和 A0。这样他们就知道在进行 8 位访问时忽略部分总线，从而使它们成为混合 8/16 位设备。ROM 芯片没有这些信号。
对于未开化的硬件，这是我们在这里涉及的一个相当复杂的领域，并且在性能考虑方面以及在具有混合 8 位和 16 位硬件的大型系统中确实变得非常复杂。
8086 数据表中详细解释了这一切
这是因为字节是内存寻址中的“原子”，代码必须能够访问地址空间中的所有单个字节。确实是软件问题以及与当时的 8 位现有软件的兼容性问题。
这也可能让您感兴趣：CPU 如何在 32 位内存和 32 位处理器中访问单个字节的内存