我试图在 100 MHz 范围内创建两个仅相隔几 kHz 的精确频率。PLL不是解决方案，因为它不能乘以这么大的值。
我想出的唯一解决方案是对两个频率进行异或来添加它们。然而，这会产生其他不需要的频率，这些频率只能用外部组件过滤。
我该怎么做？
问问题
162 次
1 回答
0
我能想到的唯一方法是应用用于构建“时间到数字转换器”的技术，即基于 FPGA 的高分辨率时间到数字转换器。这将允许您以几乎任何速度创建基于 FPGA 的振荡器，但代价是硬件资源。
但是，如果您打算在生产环境中使用它，则必须处理温度和 vdd 对结果频率的影响。我知道为此目的有基于 FPGA 的温度补偿电路，但我想你必须深入研究这个问题。
于 2013-07-23T07:24:15.680 回答