vhdl - ModelSim VHDL 真实仿真时间估计

Question

我想通过测试台获得模型的 VHDL 仿真时间。我在ModelSim工作，知道ModelSim的profiler支持性能分析，但这不是我想要的信息。

耗时不是模拟步骤，而是在我的电脑上实时运行。我正在寻找 VHDL 中的句子或 ModelSim 或其他第三方工具中的命令。

Answer 1

Modelsim 有一个 tcl 解释器在运行，所以你可以使用它。

该clock seconds函数可能是一个好的开始，将值存储在开头和结尾并减去它们。

TCL 教程从这里开始。

例如（警告讲师：我不是 TCL 专家，我已经很久没有写任何东西了 :)

set start [clock seconds]      # store the start time
run -all                       # run the simulation assuming it terminates when finished!
set finish [clock seconds]     # store the end time
puts [ expr {finish - start} ] # print out the difference

Answer 2

你也可以使用这个：

set sim_time [time {run -all}]

它将为您提供以微秒为单位的模拟时间。