我正在编写 SystemVerilog 代码,我注意到 $sformat 是一个系统任务,而不是一个函数。有没有相当于 $sformat 的函数?
我想在函数中执行以下操作:
assert(my_dto_h.a == 10) else begin
`ovm_error("component", $sformat("my_dto_h.a should be 10, not %0d", my_dto_h.a))
end
不幸的是,我从 QuestaSim 10.2 收到以下运行时错误:
** Error: (vsim-PLI-3029) component.sv(105): Expected a system function, not system task '$sformat'.