floating-point - 四舍五入的理解 IEEE Floating PointNumber

Question

我正在为浮点加法器编写舍入方案。我不知道一些值会发生什么，我尝试阅读手册但无法弄清楚。要编码，我可以想到if .. else或case声明，但是在 Verilog 中是否有更好的编码方式？
G - Guard R - Round S - Sticky Bit

G  R  S    Value

0  X  X    Value;
1  0  0    Value = ?
1  0  1    Value = ?
1  1  0    Value = ?
1  1  1    Value + 1;

Answer 1

四舍五入到最接近的偶数：

当 GRS 为 1 0 0 时，该数字恰好在两个浮点数之间（粘性位为零的事实意味着如果您计算了所有位，它们都将为零，所以结果确实是在 Value 和 Value+1 的中间）。舍入到偶数。

当 GRS 为 1 0 1 或 1 1 0 时，该数字高于中点。围捕。