我正在为我的项目编写一个非常简单的代码，它所要做的就是计算时间。我有两个开关，A 和 B。我要做的就是在按下 A 时开始计时，然后在按下 B 时停止计时。也许我可以将这个时间存储到一个变量中，然后将 Var 输出到一个 7 段！（我只需要计时部分，7 Seg就可以了）
我没有verilog的背景，无法在网上获得很多帮助，有人可以给我一个提示。
注意：显然，它必须是 Verilog，并且必须是 *.v 格式
谢谢，
问问题
960 次
1 回答
0
我将首先建议您找到一个很好的 Verilog 指南并查看它，您还需要找到一个模拟器来测试您的代码。
现在假设您只测量按钮按下之间的时钟周期，您需要在 a 上启动一个计数器并在 b 上停止它。可能使用和 b 来控制 FSM，后者又控制计数器。
需要注意的是 a 和 b 是外部的和异步的，它们需要通过元稳定性触发器。根据机械开关的不同，您可能还需要对它们添加更多谴责。
我打算添加一些代码，但由于您不知道 verilog，因此应该将其分解为比为您提供完整解决方案要小得多的步骤，我觉得这会剥夺您的学习经验。
如果您只想查看 Verilog Stop 的一些代码，请观看simplefpga.blogspot.co.uk似乎是合理的。
当您学习 verilog 硬件描述语言时，首先要考虑问题以及您要实现的目标。计数器，状态机。然后继续实施您需要的基本版本，然后根据需要添加功能。
可能是一个自由运行的计数器溢出。一个自由运行的计数器，在最大值处停止。按下按钮时开始的计数器，按下按钮时开始的计数器，按下另一个按钮时停止的计数器。
然后，您可以提出更适合网站问答形式的问题。例如，我正在尝试将计数器实现为 verilog 秒表的一部分，但我不确定如何暗示功能 x。
尽量不要被语言吓倒，如果可能的话，享受学习新技能的过程。
于 2013-04-18T16:21:41.953 回答