vhdl - VHDL RAM 端口映射

Question

我有一个 ram 实体，我想从 2 个不同的其他实体 A 和 B 访问它。我在 A 和 B 内制作实体端口映射，但是当我在 modelsim 上开始模拟时，我得到两个 ram，一个用于实体 A，一个用于实体B. 我想要的是让两个实体访问同一个 ram，而不是为每个实体单独访问 ram。如何使用modelsim pe学生版完成此操作？

Answer 1

正如您所发现的，这不是这样做的方法。

创建一个实例化实体 A 和 B 的顶级实体，在那里也创建 RAM（通过您喜欢的任何技术），并通过信号将其连接到 A 和 B 的正确端口。