我有两个关于跨通道内存交错如何在 Sandy Bridge 处理器上工作的低级问题。我翻遍了英特尔的技术文档，仍然找不到答案。你能帮我吗？
现代 CPU 中的多通道内存控制器跨内存通道条带化数据。这允许并行执行读取和写入，从而提高性能。
问题 #1：Sandy Bridge 用于交错的块大小是多少？我发现一些信息表明它是缓存行大小。另一方面，其他人建议它是可配置的（至少在较旧的英特尔架构中）。它是哪一个？你能指出一份英特尔文件吗？
一些 CPU 允许禁用交错。一些高端系统的 BIOS 设置证实了这一点，例如 HP 的 ProLiant 和 Fujitsu 的 Primergy。我可以找到的最接近英特尔的文档是此E5 产品系列数据表中的第 4.4.4.3 节。我已经联系了惠普，询问他们的 ProLiants 在禁用交错时如何工作，但即使在电话会议上，他们也无法回答我的问题。
问题 #2：禁用交错时，如何跨通道映射内存？据推测，它不同于备用或镜像模式配置。