arrays - Verilog中的数组和多路复用器

Question

我很想知道如何在verilog中合成一个数组。它是否创建了数组大小的 MUX 或其他东西。是否有一些技术可以避免大尺寸 MUX 合成。

Answer 1

通常，大型阵列可以合成为动态 ram（取决于您的合成选项），但如果您愿意，它们也可以实现为具有大型多路复用器的触发器的巨大字段，但使用动态 ram 将是最有效的方法来实现合成一个大数组。

请注意，如果使用动态 ram，那么通常每个周期只能进行一到两次读取或写入（不能一次更新 ram 中的每个条目）。

Answer 2

如果阵列是只读的，那么它将被实现为 ROM（或禁用写启用的 RAM！）

如果数组是可写的，那么有一个关于如何写入的规则，以确保推断出 RAM 块。