vhdl - 后路由模拟中的警告

Question

这是警告：

                Expected := 1.602 ns; Observed := -960.942 ns; At : 1.231 ns
at 1231 ps(3), Instance /qw/uut/matrixinput_88/ : Warning: /X_FF PULSE

                       WIDTH High VIOLATION ON CLK;

观察到的和预期的值是多少？他们的意思是什么 ！？正如所观察到的那样是负值！！

此过程代码介于

if(rising_edge(clk)) then
end if;

我只想知道这些值的含义..谢谢

Answer 1

这意味着您的时钟脉冲必须至少为 1.602ns 宽。错误发生在仿真的 1.231ns。

观察到的值为 -960+ns（即在模拟开始之前）这一事实让我认为某处的时间检查存在错误！