vhdl - 如何在 VHDL 中编写可除性代码？

Question

我如何为 4 位二进制数编写 VHDL 代码，以便仅当 4 位数字仅使用 NOR 门可被 3 或 4 整除时才输出 1？谢谢你的帮助。

Answer 1

1) 列出输出为 1 的数字（3,4 等）。
2) 写下每个数字的二进制表示，0011、0100 等
3) 写下输出的表达式为逻辑这些术语的或：
输出 <= 0011 + 0100 + ... 这是您在 SOP（产品总和）形式中输出的表达式。
4）可选地，（但值得这样做，因为它减少了您正在处理的问题的大小）使用标准技术（例如绘制卡诺图）最小化这个表达式，并结合相邻的术语来简化表达式。
5）利用德摩根规则将简化的SOP表达式转化为POS（Product of Sum）形式。
6) 您现在可以将 POS 形式实现为两级或非门。

Answer 2

答案是肯定的。因为您可以仅使用 NAND 和 NOR构建任何逻辑。

Answer 3

我猜一种最好的方法是通过卡诺图从真值表中手动推导出方程，您将使用标准技术将 AND 和 OR 门的组合转换为 NOR 门，然后您可以使用门级建模来实现相同的功能。